代码编织梦想

芯片设计后端遇到的各种文件类型和文件后缀-爱代码爱编程

芯片设计后端遇到的各种文件类型和文件后缀 文件类型 描述 文件后缀 netlist网表文件 verilog文件格式,记录了芯片里各个instance的逻辑连接关系 .v (for Verilog netlists) Lib,liberty timing file 记录了cell的timing信息及一定power信息。有的时候也可以用

【fpga原型验证】附录基础知识:fpga/cpld基本结构与实现原理-爱代码爱编程

聚焦Xilinx ISE 介绍Xilinx公司及其产品的基本情况,并在此基础上描述了CPLD和FPGA的内部结构及基本原理。 1.1 Xilinx公司及其产品介绍 总部设在加利福尼亚圣何塞市(San Jose)的Xil

芯片dfx:coresight-爱代码爱编程

Perface power requestor属于coresight组件。这个组件用来控制系统的power domain,最多可以控制32个。 如果没有power requestor,通过DAP,只能对整个coresig

【低功耗】芯片低功耗-爱代码爱编程

Perface 最近在做验证,有个待机启动小组的成员给我说最新的逻辑版本总线不支持P-Channel,需要换个版本。 我就挺纳闷这个玩意是啥?之前低功耗看过一点点知识,是关于Linux电源管理的。 这必须得看一下,免得

【uvm】-爱代码爱编程

1、uvm_component vs uvm_object 上一节调试UVM的时候,有些类继承自uvm_component(env\driver\agent\scoreboard\model等),有些类继承自uvm_object(transaction等)。 uvm_object:几乎所有的类都继承自它 uvm_component:比uvm_obje

axi总线注意事项_axi size-爱代码爱编程

AXI有五个独立通道 (1)写控制 (2)写数据 (3)写响应 (4)读控制 (5)读响应(读数据) 每个通道独立工作,但响应通道必须在控制/数据通道之后有效 AXI重要信号说明 (1)size:读/写数据的数据字节数(eg

半导体常用术语_drb fab厂-爱代码爱编程

Perface 最近的更新文章,你可能大概也猜测到我最近的一些工作开始接触到了芯片,关于芯片验证、芯片量产。 【芯片测试:系统级测试(SLT)详解】【芯片测试:万字长文一起聊聊IC测试机-ATE】【芯片测试:WAT、CP

wujian100 soc fpga原型验证,bootrom的实现_wujian100 fpga-爱代码爱编程

一、前言(Wujian100 SOC存储器的介绍)   Wujian100 SoC内部包含1块64KB的指令ROM和3块64KB的数据RAM(如下图),通过AHB总线挂载到处理器 上,只支持小端模式存储数据指令。  

soc设计方法(二):soc设计与eda工具—逻布局布线工具&物理验证及参数提取工具_芯片布局布线工具-爱代码爱编程

一、布局布线与工具 SoC的布局布线,是指对构成集成电路的元器件(标准单元)及子模块的位置和相互连接进行合理规划,使最后得到的芯片具有较短的连线长度和较小的布局布线面积。 这样,在一个芯片上所能集成的器件个数增加了,并且

【数字ic基础】时序违例的修复_时序违例怎么改-爱代码爱编程

时序违例的修复 建立时间违例保持时间违例Buffer 插入位置参考资料 建立时间违例 基本思路是减少数据线的延时、减少 Launch clock line 的延时、增加capture clock l

芯片测试:万字长文一起聊聊ic测试机-爱代码爱编程

Perface ATE(Auto Test Equipment) 在测试工厂完成. 大致是给芯片的输入管道施加所需的激励信号,同时监测芯片的输出管脚,看其输出信号是否是预期的值。有特定的测试平台。SLT(System Le

数字 ic 设计职位经典笔/面试题(建议收藏)-爱代码爱编程

共100道经典笔试、面试题目(文末可全领) 基尔霍夫定理的内容 基尔霍夫定律包括电流定律和电压定律:电流定律:在集总电路中,在任一瞬时,流向某一结点的电流之和恒等于由该结点流出的电流之和。电压定律:在集总电路中,在任

芯片dfx:coresight寄存器_debug-爱代码爱编程

Perface coresight的寄存器 coresight对于每个coresight组件,规定了一些寄存器,这些寄存器的偏移是固定的,这些寄存器,是必须存在的。但是有的,可以不实现该寄存器功能。 1、寄存器一览

芯片dfx:coresight-爱代码爱编程

Perface APB和ATB总线,是coresight中常用的2个总线。 对于coresight组件的访问,使用debug APB总线进行访问。 而对于trace数据的传输,使用ATB总线进行传输。 APB总线

【uvm】-爱代码爱编程

寄存器模型,是reference model和dut中寄存器值之间交互的桥梁。 uvm_reg_field:定义寄存器中功能域 uvm_reg:包含一些uvm_reg_field uvm_reg_block:包含一些uvm_reg uvm_reg_map:映射寄存器地址 1、首先构造寄存器 class reg_invert extends uv

为什么很多人从fpga转ic前端岗?哪个前景好?_fpga转ic设计-爱代码爱编程

很多入行不久的朋友潜意识里会认为FPGA是很高深的东西,能掌握FPGA的一定都是极其厉害的人。 其实,这是一个误解。 我们所讨论的FPGA只是基于已有的FPGA芯片去做后端排列组合的工作内容,而不是设计制造新的FPGA芯

28 sta时序分析 下_sta input/output delay 设置优化算法-爱代码爱编程

总结课程的文章:http://t.csdn.cn/fWPf9 目录 1.时序分析的上半部分总结——STA的check point检查类型! 1.同步时钟下的 DFF Setup/hold check ——寄存器setup/hold 检查——DFF时钟端和数据输入端D 2.Async Reset——Set recovery/removal r

understanding lockup cells-爱代码爱编程

工具会分析扫描链和EDT逻辑之间的控制时序元素的时钟的时序关系,当必须要同步时钟并保持数据完整性时插入边沿触发寄存器(lockup cells)。 可以使用report_edt_lockup_cells命令来展示工具已经插

memory bist getting started_create patterns specification&process patterns spe-爱代码爱编程

本章节描述如何使用Tessent Shell插入Tessent MemoryBIST。 DFT Flow Using Tessent Shell Tessent MemoryBIST在Tessent Shell中有hig

verilog基础:仿真时x信号的产生和x信号对于各运算符的特性_verilog x态运算-爱代码爱编程

相关阅读 Verilog基础https://blog.csdn.net/weixin_45791458/category_12263729.html?spm=1001.2014.3001.5482         信号爆x也许是所有IC人的噩梦,满屏的红色波形常让人头疼不已,但x信号的产生原因却常常只有几种,只要遵循一定的代码规范,就可以避免产生信