代码编织梦想

【源码学习资料】迈信ep100伺服驱动器的stm32源码和设计资料分享_stm32 伺服-爱代码爱编程

迈信EP100伺服迈信 EP100 伺服驱动器源码学习资料 迈信 ep100 ep100伺服方案资料 stm32伺服驱动器 文件包含 (IAR源码+硬件原理图、pcb(主控板、驱动板、按键板)-AD软件) 当时买了只是用

zynq系列fpga实现sdi视频编解码+多路视频融合叠加,基于gtx高速接口,提供2套工程源码和技术支持-爱代码爱编程

目录 1、前言工程概述免责声明 2、相关方案推荐本博已有的 SDI 编解码方案多路视频融合叠加应用 3、详细设计方案设计原理框图SDI 输入设备Gv8601a 均衡器GTX 解串与串化SMPTE S

zynq系列fpga实现sdi视频编解码+osd动态字符叠加,基于gtx高速接口,提供2套工程源码和技术支持-爱代码爱编程

目录 1、前言工程概述免责声明 2、相关方案推荐本博已有的 SDI 编解码方案OSD动态字符叠加应用 3、详细设计方案设计原理框图SDI 输入设备Gv8601a 均衡器GTX 解串与串化SMPTE

zynq系列fpga实现sdi相机编码输出,基于gtx高速接口,提供6套工程源码和技术支持-爱代码爱编程

目录 1、前言工程概述免责声明 2、相关方案推荐本博已有的 SDI 编解码方案本方案在Xilinx-Kintex7上的应用 3、详细设计方案设计原理框图输入Sensor之-->OV5640摄像

产品推荐 | 基于vu13p fpga的4路fmc接口基带信号处理平台_tes641-爱代码爱编程

一、 产品概述 TES641是一款基于Virtex UltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台,该平台采用1片Xilinx的Virtex UltraScale+系列FPGA XCVU13P作为信号实时处理单元,该板卡具有4个FMC子卡接口(其中有2个为FMC+接口),各个节点之间通过高速串行总线进行互联,该FPGA支持最大3

【tes807】 基于xcku115 fpga的双fmc接口万兆光纤传输信号处理平台-爱代码爱编程

板卡概述         TES807是一款基于千兆或者万兆以太网传输的双FMC接口信号处理平台。该平台采用XILINX的Kintex UltraSacle系列FPGA:XCKU115-2FLVF1924I作为主处理器,FPGA外挂两组72位DDR4 SDRAM,用来实现超大容量数据缓存,DDR4的最高数据缓存带宽可以达到2400MHz,DDR4的缓

基于飞腾d2000+fpga的vpx6u刀片式全国产计算板卡_ft-爱代码爱编程

 飞腾的6U VPX简介:        飞腾VPX6U指的是基于飞腾处理器设计的、遵循VPX(VITA 42)标准的6U尺寸的高性能计算模块。VPX是一种针对高性能、高可靠性应用的开放式标准,广泛应用于军事、航空、航天、工业自动化等领域,因其提供了高速的互连、高密度的I/O以及坚固的设计而被青睐。 飞腾的6U VPX模块特点:        -

复旦微jfmvu3p-爱代码爱编程

板载FPGA实时处理器:JFMVU3P-2FFVC1517支持1个FMC(HPC)扩展接口支持2路QSFP+光纤接口支持x8 Gen3 PCIE主机接口,系统带宽>5GByte/s支持1个R45自适应千兆以太网口支持1个GPIO/RS422接口 基于复旦微16nm工艺JFM9VU3P FPGA的PCIE总线架构的全国产化高性能数据预处理平台,板卡具有

【国产虚拟仪器】基于jfm7k325t(复旦微fpga)的高速数据采集平台_jfm7k325t 复旦微-爱代码爱编程

板卡概述 XM714是自主研制的一款5路HD-SDI视频采集图像处理平台,该平台采用上海复旦微的高性能Kintex系列FPGA加上华为海思的高性能视频处理器HI3531DV200来实现。 华为海思的HI3531DV200是一款集成了ARM A53四核处理器性能强大的神经网络引擎,支持多种智能算法应用,集成多路MIPI视频接口,突破了数字接口视频输入的性能

太速科技-爱代码爱编程

基于Xilinx Virtex-6 XC6VLX240T 和TI DSP TMS320C6678的信号处理板  1、板卡概述    板卡由我公司自主研发,基于VPX架构,主体芯片为两片 TI DSP TMS320C6678,两片Virtex-6 XC6VLX240T-ff1156 FPGA,1个RapidIO Switch。FPG

quatus软件verilog调用同步fifo ip核步骤-爱代码爱编程

FPGA学习 Quatus软件Verilog调用同步FIFO ip核步骤 FPGA学习前言一、同步FIFO工作流程二、配置FIFOip核工作流程总结 前言 FIFO(First In Firs

中科亿海微亮相慕尼黑上海电子展-爱代码爱编程

7月8-10日,备受瞩目的全球电子行业盛会“慕尼黑上海电子展”以空前规模启幕,汇聚了超过1600家参展企业,涵盖了从终端产品制造商到元器件供应商、组装/系统供应商、EMS、ODM/OEM、材料供应商及生产设备供应商的完整产业链。中科亿海微电子科技(苏州)有限公司(简称“中科亿海微”)作为一家深耕国产FPGA、自适应SoC、可重构计算系统等产品设计与服务为主

31.ram-爱代码爱编程

(1)RAM IP核简介         RAM是随机存取存储器(Random Access Memory)的简称,是一个易失性存储器,其工作时可以随时对任何一个指定地址写入或读出数据。(掉电数据丢失) (2)RAM IP核的配置 单端口RAM读写共用一根地址线,一个时钟,读写操作不能同时进行。简单双端口RAM,读写有自己专门的地址线,写端口只能进行

太速科技-爱代码爱编程

FMC207-基于FMC 两路QSFP+光纤收发子卡 一、板卡概述     本卡是一个FPGA夹层卡(FMC)模块,可提供高达2个QSFP / QSFP +模块接口,直接插入千兆位级收发器(MGT)的赛灵思FPGA。支持利用Spartan-6、Virtex-6、Kintex-7 、Virtex-7

基于pcie总线架构的2路1gsps ad、4路1gsps da信号处理平台(100%国产化)-爱代码爱编程

板卡概述         PCIE723-165是基于PCIE总线架构的2通道1GSPS采样率14位分辨率、4通道1GSPS采样率16位分辨率信号处理平台,该板卡采用国产16nm FPGA作为实时处理器,支持2路高速采集以及4路高速数据回放,板载2组DDR4 SDRAM大容量数据缓存,板卡支持PCIE GEN3 x8主机接口,通过DMA方式,可以完成

32.同步fifo-爱代码爱编程

        (1)FIFO(First In First Out,即先进先出),是一种数据缓冲器,用来实现数据先入先出的读写方式。         (2)FIFO存储器主要是作为缓存,应用在同步时钟系统和异步时钟系统中,在很多的设计中都会被使用,比如:多比特数据做跨时钟域处理、前后带宽不同步等都用到了FIFO。        (3)FIFO根据读写

基于颜色模型和边缘检测的火焰识别fpga实现,包含testbench和matlab验证程序-爱代码爱编程

目录 1.算法运行效果图预览 2.算法运行软件版本 3.部分核心程序 4.算法理论概述 5.算法完整程序工程 1.算法运行效果图预览 (完整程序运行后无水印) 将FPGA仿真结果导入到matlab显示结果: 测试样本1 测试样本2 测试样本3 2.算法运行软件版本 vivado2019.2 matlab2

24.可乐机拓展练习-爱代码爱编程

(1)设计要求:仍以可乐机为背景,一瓶可乐的价格是2.5 元,用按键控制投币(加入按键消抖功能),可以投 0.5 元硬币和 1元硬币,投入 0.5 元后亮一个灯,投入 1元后亮 2个灯,投入 1.5 元后亮 3个灯,投入 2元后亮 4 个灯。投入 2.5 元后出可乐不找零,此时 led 灯实现单向流水操作,流水 10s后自动停止;投入 3 元后出可乐找零,

基于复旦微v7 690t fpga +arm/海光x86+ai的全国产化数据采集人工智能平台_复旦微fpga芯片替代v7-爱代码爱编程

国产化FPGA:JFM7VX690T80主机接口:PCIe Gen3 x8@8Gbps/lane光纤通道:前面板4路SFP+光纤,后面板1路QSFP+光纤2组独立的DDR3 SDRAM 缓存,工作时钟频率800MHz2个FMC+接口扩展:每个支持16路GTH,线速率10Gbps/lane1个RJ45千兆以太网接口 功能框图 基于国产28

通俗易懂,幽默诙谐,《ip 核芯志》让逻辑设计思想摆脱枯燥的标签(可下载)-爱代码爱编程

在科技的广袤星空中,数字逻辑设计宛如一颗璀璨的明星,闪耀着智慧与创造的光芒。而在这光芒的深处,IP 核芯则是那关键的能量源泉,驱动着无数创新的浪潮。 《IP 核芯志——数字逻辑设计思想》犹如一座灯塔,照亮了我们在数字逻辑设