代码编织梦想

labview光偏振态转换及检测仿真系统-爱代码爱编程

LabVIEW光偏振态转换及检测仿真系统 随着光学技术的发展,光偏振态的研究与应用越来越广泛。为了深入理解光的偏振现象,开发了一套基于LabVIEW的光偏振态转换及检测仿真系统。该系统不仅能够模拟线偏振光、圆偏振光、椭圆偏振光等不同偏振态的产生与转换,还能检测光的偏振强度,为光学偏振态的教学与研究提供了一个实用的工具。 系统采用LabVIEW软件作为开

图像处理asic设计方法 笔记4 异步fifo-爱代码爱编程

P66 异步FIFO 这段对FIFO的描述很精彩: 理解了水位信号的含义(相当于通常所说的满/空标志,注意读时钟域的空信号,写时钟域的满信号,只能在它各自的时钟域直接使用,如果要在另一时钟域用,需要使用同步器) F

labview开发fpga的高速并行视觉检测系统-爱代码爱编程

LabVIEW开发FPGA的高速并行视觉检测系统 随着智能制造的发展,视觉检测在生产线中扮演着越来越重要的角色,尤其是在质量控制方面。传统的基于PLC的视觉检测系统受限于处理速度和准确性,难以满足当前生产需求的高速和高精度要求。为此,提出了一种基于LabVIEW for FPGA的高速并行视觉检测系统,旨在提高检测速度和准确性,同时保持系统的灵活性和可扩

平时积累的fpga知识点(10)-爱代码爱编程

平时在FPGA群聊等积累的FPGA知识点,第10期: 41 ZYNQ系列芯片的PL中使用PS端送过来的时钟,这些时钟名字是自动生成的吗? 解释:是的。PS端设置的是ps_clk,用report_clocks查出来的时

fpga之多路复选器1-爱代码爱编程

  7系列FPGA中的LTU和相关的多路复选器可以实现以下功能: 使用一个LUT的4: 1多路复选器 使用两个LUT的8: 1多路复选器 使用四个 LUT 的 16: 1多路复选器 4:1复选器   1个LUT可以配置为4: 1多路复选器。4:1多路复选器可以通过触发器在同一片中实现。一个slice中最多可以实现四个4: 1多路复选器,如下所示:

初识aurora-爱代码爱编程

高速接口         传输速率达到Gbit/s 硬件上的高速接口          SFP  VPX  FMC等 软件上的高速接口         高速接口的IP核 ,起到串并转换等作用 ,一般高速接口就调用IP核 auroraIP核         将有效数据打包成aurora帧格式再通过gt收发器传输出去  ,一般用在两个fpga之间

xilinx(amd) 7系列fpga——主bpi配置模式-爱代码爱编程

目录 1 Master BPI配置信号 2 BPI配置接口图 1 Master BPI配置信号 主BPI配置模式用于对启动加载时间有要求的情况下使用,因为BPI模式为并行加载,加载时间

适用于高云fpga的jtag-爱代码爱编程

目标板卡:小梅哥芯海无涯GOWIN高云ACG525(GW5A-LV25UG324) 1.软件要求:必须用商业版,因为教育版(V1.9.9Beta-4 Education)不支持此封装的GW5A。商业版需要上网申请License,此处提供D4D853392AD8.lic文件(此方法为临时救急用,不值得推广,时间限制到2024年8月3日),内容如下: #-

高级fpga开发之pcie ip core(三)_pcie stream-爱代码爱编程

高级FPGA开发之PCIe IP Core(三) 一、PCIe IP核简介 通过阅读PCIe spec文档,可以看到UltraScale+器件Integrated Block For PCI Express解决方案IP核

petalinux_zynq7 驱动dac以及adc模块之一:建立ip-爱代码爱编程

0. 环境 - ubuntu18 - vivado 2018.3 - mizar z7010 + ada106模块 1. vivado 1.1 创建vivado工程 运行vivado source /tools/Xilinx/Vivado/2018.3/settings64.sh vivado& 创建vivado工程 Vivado -&

petalinux_zynq7 驱动dac以及adc模块之二:petalinux-爱代码爱编程

petalinux_zynq7 C语言驱动DAC以及ADC模块之一:建立IPhttps://blog.csdn.net/qq_27158179/article/details/136234296在上一篇,建立了ADC和DAC两个IP。这里继续。本文在 petalinux默认配置的基础上,添加了python和qt。再编译出sdk可以给x86主机交叉编译。

petalinux_zynq7 驱动dac以及adc模块之三:实现c语言api并编译出库被python调用-爱代码爱编程

前文: petalinux_zynq7 C语言驱动DAC以及ADC模块之一:建立IPhttps://blog.csdn.net/qq_27158179/article/details/136234296petalinux_zynq7 C语言驱动DAC以及ADC模块之二:petalinuxhttps://blog.csdn.net/qq_27158179/

petalinux_zynq7 驱动dac以及adc模块之四:python实现http_api-爱代码爱编程

前文: petalinux_zynq7 C语言驱动DAC以及ADC模块之一:建立IPhttps://blog.csdn.net/qq_27158179/article/details/136234296petalinux_zynq7 C语言驱动DAC以及ADC模块之二:petalinuxhttps://blog.csdn.net/qq_27158179/

petalinux_zynq7 驱动dac以及adc模块之五:nodejs+vue3实现web网页波形显示-爱代码爱编程

前文: petalinux_zynq7 C语言驱动DAC以及ADC模块之一:建立IPhttps://blog.csdn.net/qq_27158179/article/details/136234296petalinux_zynq7 C语言驱动DAC以及ADC模块之二:petalinuxhttps://blog.csdn.net/qq_27158179/

06 分频器设计-爱代码爱编程

分频器简介 实现分频一般有两种方法,一种方法是直接使用 PLL 进行分频,比如在 FPGA 或者 ASIC 设计中,都可以直接使用 PLL 进行分频。但是这种分频有时候受限于 PLL 本身的特性,无法得到频率很低的时钟信号

ad9226 65m采样 模数转换-爱代码爱编程

目录 AD9220_ReadTEST AD9220_ReadModule AD9226_TEST_tb 自己再写个 260M的时钟,四分频来提供65M的时钟。 用 vivado 写的 AD9226_ReadTEST module AD9226_ReadTEST( input clk, input rstn, output clk_d

vivado 3d ram inference-爱代码爱编程

使用3D阵列的RAM 以下示例显示了使用3D阵列对RAM的推断。 3D RAM Inference Single Port (Verilog) filename: rams_sp_3d.sv // 3-D Ram Inference Example (Single port) // File:rams_s

多普勒变化率的应用 与 fpga-爱代码爱编程

1.多普勒变化率是一个描述波源和观察者相对速度变化的物理量,它与加速度有关。 多普勒效应是指当波源和观察者之间存在相对运动时,观察者接收到的波频率与波源发射的频率之间的差异。这种现象在声波、电磁波等多种波动中都会出现。多普勒变化率通常用来描述这种频率变化的速度,即单位时间内频率的变化率。具体来说,多普勒变化率可以通过以下公式计算:频移变化率 = (观察者

gowin gw1n4 osc ip 使用-爱代码爱编程

创建工程 1.  File 选项下,选择新建工程New.. 2.Name 是指工程名;Creat in 指工程路径; 3.选择对应的 器件,本测试示例使用的是 GW1N4BLV_LQFP144C6I5; 4.选择好器件型号,单击Finish; 5.给工程增加VerilogFile 即 .v 文件 添加OSCIP 1

白话微机:8.解释fpga以及一些考研面试问题-爱代码爱编程

 一. 前言(更新世界观)         在“微机世界”,普通的城市(单片机)里,人又有一个别的名字叫做“数据”,人有0有1;人们也有住房,这些住房在这个世界叫做“存储器”;地上有路,这些路叫做“数据总线”,交通系统则统称为总线;这里也有行政部门,比如公安局之类的,又有个名字叫“寄存器”;有中央政府,政府又叫做“中央处理器(CPU)”,这里也会发生的一