代码编织梦想

详解 amba apb 5.0 最新标准协议(1)引言-爱代码爱编程

详解 AMBA APB 5.0 最新标准协议(1)引言 引言🌏 一、关于协议 引言   近日粉丝私信,想要参加今年的集创赛的一个比赛,需要学习 APB 总线和 AHB 总线,刚好我在工作中也经常用到,于是,就

如何基于 risc-v cpu 集成一个 risc-v soc 呢?(上)-爱代码爱编程

如何基于 RISC-V CPU 集成一个 RISC-V SoC 呢?(上) 引言🌏 一、RISC-V CPU RTL 生成🌏 二、MEMORY && ICG 替换🌏 三、集成准备工作 引言  

【嵌入式处理器】cpu、mpu、mcu、dsp、soc、sip的联系与区别-爱代码爱编程

1、CPU(Central Processing Unit) CPU(Central Processing Unit),是一台计算机的运算核心和控制核心。CPU由运算器、控制器和寄存器及实现它们之间联系的数据、控制及状态的

soc系统级芯片-爱代码爱编程

SoC(System on Chip)的定义多种多样,由于其内涵丰富、应用范围广,很难给出准确定义。一般说来, SoC称为系统级芯片,也有称片上系统,意指它是一个产品,是一个有专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术,用以实现从确定系统功能开始,到软/硬件划分,并完成设计的整个过程。 片上系统 从狭义角度讲,它

soc与mcu的区别是什么-爱代码爱编程

如果拿SOC和MCU对比,大家可以理解成SOC就是定制功能版本的MCU。 当然,SOC不仅仅局限于MCU,还可以是更高端的CPU、MPU的功能定制版。 有一个误区, 并不是所有SOC都那么强悍,实际上低端的SOC用量也很大,主要看产品需求。 下面分别来介绍下: 一.什么是MCU MCU就是微控制器(Micro Controller Unit),别

rocketchip risc-v生成rtl到仿真全流程-爱代码爱编程

一、Scala配置项修改和RTL代码生成 可以通过对scala中的配置项修改,来达到定制化配置RISC-V的目的,这里总结几个比较常用的配置项、配置项含义和所在的scala中的位置: 1.$rocket-chip/src/main/scala/system/Config.scala 1)new WithNExtTopInterrupts(128

sram 测试总结-爱代码爱编程

  SoC随着工艺进步设计复杂度增加,embeded sram也越来越多。在40nm SoC产品Sram一般在20Mbits左右,当工艺发展到28nm时Sram就增加到100Mbits。如果考虑AI产品,Sram估计更多。如何更好的测试Sram就成为量产测试的重中之重。 Sram的结构 一个6T sram cell的经典结构如图所示: 这些Sr

汽车soc电源架构设计-爱代码爱编程

汽车SoC电源架构设计 随着高级驾驶辅助系统 (ADAS) 和信息娱乐系统的片上系统 (SoC) 计算能力不断提高,这对功率提出了更高的需求。一个 SoC 可能需要 10 多种不同的电源轨,电流范围也从数百安(A) 到几毫安。为这些应用设计最佳电源架构绝非易事。本文将讨论如何为汽车 SoC 设计最佳电源架构,尤其是预调节器的设计。 汽车电池面临的挑

用vcs仿真硬件电路中makefile文件的编写-爱代码爱编程

#************parameter input************* #※prepare the source list file and then make add the soucefile name

always块中时序逻辑 negedge rst-爱代码爱编程

对于时序逻辑中的negedge rst_n和posedge rst复位,实际的电路是什么样呢?实际上由于不同的工艺库下不一定有直接对应DFF,所以很可能就是一个DFF+复位通路上一个INV组成。根据不同的复位信号和复位值的组合有以下4中情况: 1.低复位,复位值为0 2.低复位,复位值为1 3.高复位,复位值为0 4.高复位,复位值为1 我们以T

tsmc 7nm工艺下用做synccell的stdcell介绍-爱代码爱编程

tsmc 7nm工艺下有专门的std syncCell 命名如下: SDFSYNC1RPQD1xxxxxVT SDFSYNC1SNQD1xxxxxVT SDFSYNC1QD1xxxxxVT 不考虑VT,PWR,和track,电压等差别,整个工艺库下只有这三种 实际在项目中syncCell一版直接上ULVT,既然是SDF,就是带Scan的DFF,S

数字ic中的buffer-爱代码爱编程

buffer本质上就是一个反相器。但是用mos管设计他的版图,就会知道buffer是一个宽长比远远高于普通反相器的特殊反相器。宽长比加大本质上是提高了mos的开关电流可以显著提高后级驱动能力。 在扇出很大的wir

verilog多bit同步,多bit之间稳定判断-爱代码爱编程

一个多bit信号的同步常用方法是使用demux方法,先将data数据的valid同步到dstClk,检测到valid_dst之后在采样data就可以了,此时data的多bit认为是已经稳定可采样。 还有一种需要握手的同步 先将src_valid同步到dst_valid,检测到dst_valid 产生dst_ack同步回src_ack,用src_ack清零

傻白探索chiplet,chiplet的通信结构(八)-爱代码爱编程

目录 一、SoC总线结构 二、NoC结构 2.1 NoC层次 2.2  NoC基本组成和属性 2.3 NoC常见的拓扑结构 2.3.1 2D Mesh 2.3.2 2D Torus 2.3.3 3D Mesh 2.3.4 Octagon/Spidergon结构 2.3.5 Cluster Mesh结构 2.3.6 树状结构 2.3.

verilog——一个简单仲裁器的实现-爱代码爱编程

Verilog——一个简单仲裁器的实现 仲裁器基本功能 仲裁器(arbiter) 的主要功能是,多个source源同时发出请求时,根据当前的优先级来判断应响应哪一个source。 仲裁器分为轮询优先级仲裁器(Round-R

amba、ahb、apb、axi总线介绍及对比-爱代码爱编程

link 一、AMBA概述 AMBA (Advanced Microcontroller Bus Architecture) 高级微处理器总线架构 定义了高性能嵌入式微控制器的通信标准,可以将RISC处理器(精简

axi总线介绍-爱代码爱编程

一、AXI总线概述 在Xilinx系列FPGA及其有关IP核中,经常见到AXI总线接口,AXI总线又分为三种: AXI-Lite,AXI-Full以及AXI-Stream,其中AXI-Lite和AXI-Full都是基于memory map的形式实现数据传输(即包括地址总线),而AXI-Stream是以数据流的形式传输,无地址。 其中AXI-Lite是AXI-Full的简化版,适合

acp slave interface 学习-爱代码爱编程

        ACP:Accelerator Coherency Port        ACP是一个可选的slave interface(接口),接口协议规范是ACE-Lite协议的子集。只有访问cacheable memory空间时,ACP slave接口允许外部master通过DSU的main memory interface(Master口)访问memory空间。ACP读和写的

傻白探索chiplet,一些相关术语和问题记录(二)-爱代码爱编程

记录一下看Chiplet相关文章中遇到的一些专业术语和我这个菜鸡困惑的地方: 目录 一、硬件方面术语 (1)成熟裸芯是啥? (2)“IP芯片化(IP as a Chiplet)怎么理解? (3)芯片平台化(Chiplet as a Platform)怎么理解? (4)SoC技术是啥? (5)SiP技术是啥? (6)MCM(Multi-Chi

axi协议规范超详细中文总结版-爱代码爱编程

link AXI协议规范中文翻译版 来源:https://github.com/lizhirui/AXI_spec_chinese 综述 本文参考分析整理总结了AMBA AXI and ACE Proto