pcie 参考时钟架构 (refclk architecture)srns和sris-爱代码爱编程
开聊之前先梳理几个概念: Jitter,时钟抖动,是对于同一 Clock 而言的, 是时钟源引起的,用来描述被测时钟与理想时钟在时域的偏差(单位为 ps RMS,皮秒均方根)。 Skew,时钟偏斜,是对于多个时钟线而言的,是时钟树不平衡引起的。 此外还有一个概念是频率稳定性,用来描述被测时钟频率与理想时钟频率的偏差(单位
代码编织梦想
开聊之前先梳理几个概念: Jitter,时钟抖动,是对于同一 Clock 而言的, 是时钟源引起的,用来描述被测时钟与理想时钟在时域的偏差(单位为 ps RMS,皮秒均方根)。 Skew,时钟偏斜,是对于多个时钟线而言的,是时钟树不平衡引起的。 此外还有一个概念是频率稳定性,用来描述被测时钟频率与理想时钟频率的偏差(单位
1.1 常用的时钟结构 Three basic I/O architectures • Common Clock (Synchronous) • Forward Clock (Source Synchronous) • Embedded Clock (Clock Recovery) 1.2 PCIE时钟结构 1.2.1 CC mode(commo