xilinx ddr3 ip核调试-爱代码爱编程

2023-03-21 分类: fpga开发

关于DDR3 IP 的配置和基本代码参考大神：
孤独的单刀：
https://wuzhikai.blog.csdn.net/article/details/121841813
上述配置是基于一片DDR3芯片的，而我手中的板子是2片DDR3芯片，而且配置IP核时也只能导入基于自己板子的XDC文件，所以需要做一些修改。
这里只介绍本人例程文档与大神的主要不同之处。
1、首先是配置IP核，可以根据自己的例程来配置MIG，IP核。
其中
在这里插入图片描述
本人的例程配置的是：USE Sysstem Clk
在使用大神的代码时，需要更改，将报错的声明注释即可，或者更改配置与大神的一致。
2.其次，就是对2片DDR3的例化。
例化之前，需要对ddr3_rw_top中的信号位宽进行更改。具体可以参考官方给的例程，计算自己的位宽，如下：
在这里插入图片描述
然后再例化两次DDR3芯片，即可拉高init_calib_complete信号线：

本文链接：https://blog.csdn.net/weixin_44728797/article/details/129681172

转载xilinx-ddr3 ip 核：ddr3调试总结_bangbang170的博客-爱代码爱编程

2018-10-21 分类: xilinx

DDR3调试总结本文为原创，转载请注明作者与出处 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的无知少年，由于项目需求、工作需要，有幸深入研究DDR3，中间也确实历经各种盲目阶段，查询资料、建立工程、调试错误等等，如今对此不敢说是精通，也只能说是基本入门，

Xilinx VIVADO中DDR3 IP核的使用（1）-爱代码爱编程

2020-02-28 标签: FPGA分类: FPGA

VIVADO 中mig IP的调用与仿真环境的搭建项目简介简述MIG IP建立的步骤MIG自带示例工程的搭建MIG 仿真环境的搭建MIG 仿真测试模块的代码MIG 仿真现象结束语项目简介简述学完了ISE软件对应MIG的使用，接下来我们学习vivado软件对应MIG的使用，因为两个软件对应MIG的使用并不相同，vivado软件的MIG留给

Xilinx VIVADO中DDR3 IP核的使用（2）-爱代码爱编程

2020-02-29 标签: FPGA分类: FPGA

VIVADO 中基于mig IP完成DDR3的循环测试项目简述MIG接口的简单描述MIG IP的读写时序MIG IP循环校验设计时序MIG IP的读写循环代码测试模块代码仿真现象上板调试结束语项目简述该项目的描述是，FPGA向DDR3芯片写入数据，然后再读出数据，从而验证读写模块的正确性。该项目具有一定的实际意义，就是我们新制作的一块F

Xilinx DDR3 —— MIG IP核的配置（APP接口）-爱代码爱编程

2022-02-23 分类: fpga开发 verilog vivado

1. 打开IP Catalog然后搜索mig，如下图所示： 2. 如下图所示，首先是确认工程的信息，主要是芯片信息和编译环境的信息，如果没什么问题，直接点击“Next”。 3. 如下图所示，选择“Create Design”，在“Component Name”一栏设置该 IP 元件的名称，这里取默认软件的名称，再往下选择控制器数量，默认为“1”即可。最

16 XIlinx MIG 控制DDR3 SO-DIMM内存条（三）：MIG IP核仿真与调试过程-爱代码爱编程

2022-04-30 分类: FPGA verilog ddr3 SDRAM 接口与协议学习

之前写这个系列的时候忘记上传了，刚好五一补一下。文章目录 1 MIG IP核的接口1.1 AXI4 slave 接口1.2 Upsizing1.3 User Interface1.3.1 Command Path1.3.2 Write Path1.3.3 Read Path1.4 Native interface1.5 Physical Lay

基于fmc的kintex xcku060高性能pcie载板 xcku060板卡 ad采集板卡-爱代码爱编程

2023-03-17 分类: fpga开发

基于FMC的Kintex XCKU060高性能PCIe载板一、板卡概述板卡主控芯片采用Xilinx 公司的 Kintex UltraScale系列FPGA XCKU060-2FFVA1156。板载 2 组 64bit 的DDR4 SDRAM，每组容量2GB，可稳定运行在2400MT/s。

fpga纯verilog实现riffa的pcie通信，提供工程源码和软件驱动-爱代码爱编程

2023-03-18 分类: fpga开发 pcie verilog riffa 菜鸟fpga pcie通

目录 1、前言2、RIFFA简介RIFFA概述RIFFA架构RIFFA驱动 3、vivado工程详解4、上板调试验证并演示5、福利：工程代码的获取 1、前言 PCIE是目前速率很高的外部板卡与CPU通信的

xilinx官方ddr3调试总结_xilinx ddr3-爱代码爱编程

2022-01-06 分类: 硬件工程 fpga开发

DDR3调试总结一、开发板介绍本实验所用开发板为xc7a35t-2fgg484I FPGA设备名称命名规则如上图所示 XC7A：代表FPGA的家族系列（X表示XILINX产品，C表示商用(Commercial)，

【xilinx fpga】ddr3 ip 的学习与调试记录_xilinx sdk 定义变量在ddr-爱代码爱编程

2022-09-28 分类: fpga开发 xilinx fpga

Xilinx 提供了 7 系列 DDR3 控制器 IP，使用该 IP 可以很方便地在设计中实现 DDR3 的读写控制逻辑。本文记录了 Xilinx DDR3 IP 的学习与调试过程，FPGA 型号为 XC7A35T。目录 1 用户接口 1.1 地址与指令通道 1.2 写数据通道 1.3 读数据通道 2 DDR3 读写调试 2.

fpga基于riffa实现pcie采集hdmi传输，提供工程源码和qt上位机_qt编写pcie上位机-爱代码爱编程

2023-09-28 分类: fpga开发图像处理 pcie HDMI riffa 菜鸟fpga图像处理专题菜鸟fpga pcie通 fpga-pcie2.0

目录 1、前言免责声明 2、RIFFA理论基础3、设计思路和架构4、vivado工程详解5、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项 6、上板调试验证并演示7、福利：

fpga控制dds产生1clk周期误差的分析（二）_dd所产生波形的误差-爱代码爱编程

2023-03-16 分类: fpga开发 fpga应用

前文简短的介绍了DDS的产生原理，其实相当的简单，所以也不需要多做解释，本文详细阐述一下在调试DDS的过程中所产生的一个bug 问题发现正如上文所述，再用FPGA控制存储在rom中的波形信号输出之后，在上板之前，我们可

【28】verilog进阶 -爱代码爱编程

2023-03-15 分类: verilog ram的实现组合与时序逻辑的使用

VL53 单端口RAM 1 思路简简单单，读取存储器单元值操作即可 2 功能猜想版说明：下面注释就是我对模块端口信号自己猜测的理解。因为题目并没有说清楚，甚至连参考波形都没有给出。唉，这就

verilog 学习笔记_verilog一行代码分两行写-爱代码爱编程

2023-03-20 分类: fpga开发 verilog

Verilog HDL的基本语法模块 • Verilog HDL程序是由模块构成的。每个模块的内容都是嵌在module和endmodule两个语句之间。每个模块实现特定的功能。模块是可以进行层次嵌套的。正因为如此,才可以将大型的数字电路设计分割成不同的小模块来实现特定的功能,最后通过顶层模块调用子模块来实现整体功能。 • 每个模