代码编织梦想

module hamming_receive(m,m1);
input  [12:1] m;
output reg [8:1] m1;
//output sign;
wire [4:1] p;
wire [4:1] s;
assign p[1]=m[1];
   assign p[2]=m[2]; 
   assign p[3]= m[4];
   assign p[4]= m[8]; 
   assign s[1]= m[1]^m[3]^m[5]^m[7]^m[9]^m[11]; 
   assign s[2]= m[2]^m[3]^m[6]^m[7]^m[10]^m[11]; 
   assign s[3]= m[4]^m[5]^m[6]^m[7]^m[12]; 
   assign s[4]= m[8]^m[9]^m[10]^m[11]^m[12];

   always @(s)
   begin
      case(s)
        4'b0011: m1={m[12:9],m[7:5],~m[3]};
        4'b0101: m1={m[12:9],m[7:6],~m[5],m[3]};
        4'b0110: m1={m[12:9],m[7],~m[6],m[5],m[3]};
        4'b0111: m1={m[12:9],~m[7],m[6:5],m[3]};
        4'b1001: m1={m[12:10],~m[9],m[7:5],m[3]};
        4'b1010: m1={m[12:11],~m[10],m[9],m[7:5],m[3]};
        4'b1011: m1={m[12],~m[11],m[10:9],m[7:5],m[3]};
        4'b1100: m1={~m[12],m[11:9],m[7:5],m[3]};
        default m1={m[12:9],m[7:5],m[3]};
endcase
    end 
endmodule
 


module hamming_receive_tb();
reg [12:1] m;
wire [8:1] m1;
hamming_receive h2(m,m1);
initial
 begin
         m=12'b011001010011;
        #10 m=12'b011101010011;
        #10 m=12'b011011010011;
        #10 $finish;
    end
endmodule

版权声明:本文为博主原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接和本声明。
本文链接:https://blog.csdn.net/qq_66061215/article/details/127120184

实例十二 uart的发送与接收模块设计_fpga攻城狮的博客-爱代码爱编程

6.1 实例十二 UART的发送与接收模块设计 6.1.1. 本章导读 设计目的 (1)学习UART的工作原理,并用verilog设计编写UART的发送/接收模块。 (2)熟练运用Robei软件进行调试模拟仿真。 设计原

2019软件设计师考试要点-爱代码爱编程

软件设计师笔记 一、计算机系统基础知识 1.CPU 的功能:程序控制、操作控制、时间控制、数据处理。 2.计算机系统组成示意图: 指令寄存器 程序计数器 地址寄存器 指令译码器 3.数据表示:原码、反码、补码、移码。

软考软件设计师常考知识点-爱代码爱编程

一.软件设计师上午题常考点总结 自己刷题时总结的软件设计师上午题基础知识的常考点,后面的数字为教材上相关知识点所对应的页码。教材为清华大学出版社的软件设计师第5版。 1.海明校验码;Gantt和PERT图;【291】 2.甘特图特点:能清晰的描述每个任务从何时开始,到何时结束,以及任务之间的并行关系。但是他不能清晰的反应出各任务的依赖关系。 PER

verilog 编写uart串口代码之接收端(RX)-爱代码爱编程

UART模块可以划分为三个模块:接收端、发送端、以及波特率发生器。 首先我们来介绍接收端的实现: UART整体模块框图包括了RX端和TX端;RX端有 input UART_RXD,output uart_rx_en,output uart_rx_dat[7:0];TX端有 output UART_TXD,input uart_tx_en,input u

软件设计师考试 | 第一章 计算机系统知识 | 计算机体系结构-爱代码爱编程

文章目录 (一)计算机体系结构的发展1.计算机系统结构概述2.计算机体系结构分类3.指令系统(1)指令集体系结构的分类1)按指令集体系结构分类2)按暂存机制分类(2)CISC和RISC(3)指令的流水处理1)指令控制方式2)流水的相关处理3)吞吐率和流水建立时间4.阵列处理机、并行处理机和多处理机(1)阵列处理机(2)并行处理机(3)多处理机(二)

软件设计师易错题分析总结-爱代码爱编程

问题 系统可靠性如何计算?计算公式? 串联系统计算:R总=R1 * R2; 并联系统计算:R总=1-(1-R)^ n; N模混联系统:先将整个系统划分为多个部分串联R1、R2…等,再计算R1、R2内部的并联可靠性,带入原公式。 内存字节编址,计算字节占用。 地址相减计算存储单元个数?例如:地址从A0000H到CFFFFH(H为16进制后缀,其余位计算

软件设计师知识体系归纳总结-爱代码爱编程

软件设计师知识体系归纳总结 历年考点 上午题 下午题 第一章 计算机组成原理及体系结构 1.数据的表示 1.1进制转换 (1) R进制转十进制 (2) 十进制转R进制 (3) 二进制 八进制 十六进制的转换 2.原码 反码 补码 移码 2.1相互关系 原码->反码->补码->移码 原码:

海明码java编程,海明码校验程序设计-爱代码爱编程

海明码校验程序设计 1. 需求分析 (1)海明码编码: 输入:一串二进制数据串 输出:插入海明码后的二进制数据串 (2)海明码纠错: 输入:一串含海明码的二进制数据串 输出:通过海明码校验,检查该二进制串是否有错,若有错误,则对错误位进行纠错,将纠错后的二进制串输出。 2. 海明码校验原理分析 这里我们仅从编程实现的角度分析海明码的编

中级软件设计师错题整理-爱代码爱编程

目录 19年上半年真题错题: 18年下半年真题错题: 18年上半年真题错题: 19年上半年真题错题: 1.DMA控制方式是在(内存与外设)之间直接建立数据通路进行数据的交换处理。(第2题) 2.CPU访问存储器时,被访问数据一般聚集在一个较小的连续存储区域中。若一个存储单元已被访问,则其邻近的存储单元有可能还要被访问,该特性被称为(空间局部性)

软考中级软件设计师知识点总结-爱代码爱编程

计算机组成与体系结构 CPU的组成(运算器与控制器) CPU执行指令的过程中,会自动修改PC的内容,PC是**指令计数器**,用来存放将要执行的下一条指令 ​ **对于指令寄存器**((IR)存放即将执行的指令, ​ **指令译码器(ID)**对指令中的操作码字段进行分析和解释, ​ **地址寄存器(AR)**,不是我们常用的CPU内部部

软件设计师-1.计算机系统知识-爱代码爱编程

以上午选择题形式考察 ,主要有6分 1.1计算机系统基础知识 1.1.1 计算机系统硬件基本组成 计算机的基本硬件系统组成: 运算器控制器存储器输入设备输出设备它们结构如下:   运算器 + 控制器 = 中央处理单元(CPU) CPU是硬件系统的核心,用于数据的加工处理,能完成各种算术、逻辑运算及控制功能。内部存储器+ 外部存储器 = 存

关于ddr4的绕等长,您想知道的这本书上都有_edadoc2013的博客-爱代码爱编程

作者:一博科技高速先生成员 肖勇超 对于DDR4的设计,相信攻城狮们经历过万千项目的历练,肯定是很得心应手,应该已经有自己的独门技巧了。比如选择合适的拓扑结构,信号同组同层,容性负载补偿,加上拉电阻等等。但是对于时序方面的控制,理论上只有一个办法——绕等长,速率越高的DDR4,等长控制越严格,从±100mil,到±50mil,甚至±5mil…… 一个平平

软考中级软件设计笔记_软考中级软件设计师笔记-爱代码爱编程

为备考2022上半年软考所做的笔记,祝愿自己顺利通过! 软考笔记 知识点速记操作系统1.CUP中的寄存器2.中断&DMA3.系统可靠地计算4.存储器4.1 Cache4.2 存储器划分4.3 存储器构

中级软件设计师刷题笔记-爱代码爱编程

中级软件设计师刷题笔记 分数很低,但过了,大佬勿喷个人感觉备考过程中只需要刷 软考通 app上的题目就行,对比一下,我的刷题率是95.4%,就是过了一遍题目(时间不够的话直接开启背题模式) 百度网盘的套题也可以

数字系统设计-爱代码爱编程

Verilog数字系统基础设计-奇偶校验 文章目录 Verilog数字系统基础设计-奇偶校验1 奇偶校验2 补充 1 奇偶校验 奇偶校验是一种简单、实现代价小的检错方式,常用在数据