代码编织梦想

tsmc 7nm工艺下有专门的std syncCell 命名如下:

SDFSYNC1RPQD1xxxxxVT

SDFSYNC1SNQD1xxxxxVT

SDFSYNC1QD1xxxxxVT

不考虑VT,PWR,和track,电压等差别,整个工艺库下只有这三种

实际在项目中syncCell一版直接上ULVT,既然是SDF,就是带Scan的DFF,SN(set negative)是低置位,RP(reset positive)是高复位.既没有SN也没有RP的就是无复位寄存器。

进一步解释

低置位: 复位信号为0有效,复位值置位为1;对应的复位端pinName为SDN (set data negative)

高复位:复位信号1有效,复位值为0;对应的复位端pinName为CD (clear data)

无复位:没有复位和置位信号,上电Q输出不可知。

其实例化如下:

SDFSYNC1RPQD1xxxxxULVT UI_sync(.D(d), .SI(1'b0), .SE(1'b0), .CP(CLK), .CD(~rst_n), .Q(q));
SDFSYNC1SNQD1xxxxxULVT UI_sync(.D(d), .SI(1'b0), .SE(1'b0), .CP(CLK), .SDN(rst_n), .Q(q));
SDFSYNC1QD1xxxxxULVT UI_sync(.D(d), .SI(1'b0), .SE(1'b0), .CP(CLK), .Q(q));

版权声明:本文为博主原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接和本声明。
本文链接:https://blog.csdn.net/cy413026/article/details/128409364

tsmc 40nm工艺使用笔记(i)_dongdaxiaobai的博客-爱代码爱编程_crtmom

1、MOS管的Vth和gate面积有关。使用短finger,多个并联可以有效降低Vth。 exp:length=200n,width=1u,number of fingers=1,m=1 Vth=402mV length=200n,width=250n,number of fingers=4,m=1 Vth=394mV 原因猜想:gate面积越大,反

tsmc 12nm/7nm面积估计-爱代码爱编程

目录   1.mem面积估计 1.1 t7 单口mem 1.2 t7 双口单时钟mem 1.3 t7下结论 1.4 t12下结论 2.带复位寄存器面积估计 2.1 T12下有复位寄存器 2.2 T7下有复位寄存器 1.mem面积估计 1.1 t7 单口mem 不同形状的mem面积容量比差别较大,以下给出几种mem的面积容量比 单位m